קורס SystemVerilog

בחירה ללמוד קורס SystemVerilog היא החלטת קריירה חשובה לאנשי השבבים. שבבים מודרניים מורכבים מאוד, והחשיבות של אימות התכנון (Design) – ווידוא שאין טעויות ושגיאות בשבב – יכולה לחסוך מיליוני דולרים לחברה.

SystemVerilog מאפשרת לצוותים לזהות תקלות בשלבים מוקדמים, לצמצם סיכונים לכישלון השבב, ולחסוך זמן וכסף בתהליך המסכה וייצור השבב הראשוני.

יש צורך גדל והולך למהנדסי FPGA בשוק הישראלי, עיצוב ותכנון של שבבים סטנדרטים ASIC ארוך ויקר וקורה בעיקר במזרח.
לשוק הישראלי שמחפש פתרונות יצירתיים ומהירים FPGA מייצר יתרון של זמן לשוק ויעילות
SystemVerilog היא הדרך הטובה לתכנת ולאמת את המוצר ולודא שאין כשלים

תכנון חומרה (Hardware Design)

• מבני נתונים מתקדמים: שימוש ב-enum, struct, union ומערכים דינמיים לתיאור מודרני של חומרה.
• מודולריות וקישוריות (Connectivity): עבודה עם interfaces ו-packages לארגון קוד ושימוש חוזר.
• תכנון התנהגותי (Behavioral Modeling): שימוש ב-always_comb, always_ff, always_latch ללוגיקה צירופית, רציפה ודלתות שערים.
• אילוצים ותכנון ברמה גבוהה: היכרות עם SystemVerilog Assertions (SVA) וסינתזה ברמה גבוהה.

אימות חומרה (Hardware Verification)

• בניית סביבות בדיקה (Testbenches): יצירת סביבות מורכבות לבדיקה מקיפה של DUT (Design Under Test).
• מחוללי טרנזקציות (TLM): עבודה עם Transaction-Level Modeling לניהול נתונים מופשט.
• תיכנות מונחה-עצמים (OOP): ניצול תכונות OOP כמו מחלקות, ירושה ופולימורפיזם לסביבות אימות מודולריות.
• אימות מבוסס אקראיות (CRV): הפקת תרחישי בדיקה אקראיים עם constraints.
• כיסוי (Coverage):
  • כיסוי קוד (Code Coverage)
  • כיסוי פונקציונלי (Functional Coverage)
• SVA: העמקה ב-SystemVerilog Assertions לזיהוי חריגות ואימות פורמלי.

• מהנדסי אימות (Verification Engineers): המעוניינים להתמחות בבניית סביבות בדיקה מורכבות.
• מהנדסי תכנון (Design Engineers): שרוצים לשפר את כישורי התכנון עם התכונות המתקדמות של SystemVerilog.
• סטודנטים ובוגרי הנדסת חשמל ומחשבים: המעוניינים להשתלב בתעשיית השבבים עם ניסיון מעשי.

• ידע בסיסי בשפת Verilog או שפת HDL אחרת – יתרון
• היכרות עם תכנון דיגיטלי ומושגי RTL
• שליטה באנגלית טכנית – קריאת קוד ודוקומנטציה
• מיועד למהנדסים בתחומי חשמל, מחשבים, אלקטרוניקה או סטודנטים בשנים מתקדמות
• אין חובה לידע מוקדם ב-SystemVerilog – הקורס כולל סקירה מקיפה של יסודות השפה