קורס VHDL - סקירה
בקורס VHDL תלמדו את היסודות של שפת התיאור החומרתי VHDL, שמשמשת לתכנון מעגלים דיגיטליים ולמימושם ב-FPGA וב-ASIC. VHDL, שעומדת ל-'VHSIC Hardware Description Language', מאפשרת למתכנתים ולמהנדסים לתאר את התכונות הרצויות של מעגל דיגיטלי ברמת התכנון, לפני המימוש הפיזי שלו.
מטרות הקורס
- להכיר את התחביר והמושגים המרכזיים ב-VHDL.
- ללמוד לכתוב קוד VHDL תקני ויעיל לתיאור מעגלים דיגיטליים.
- לפתח ולהבין את היכולת לבצע סימולציה ובדיקה של מעגלים שתוכננו ב-VHDL.
- להשיג ניסיון מעשי בעבודה עם כלים תוכנתיים לפיתוח ב-VHDL.
קהל יעד
- סטודנטים בתחומי הנדסת אלקטרוניקה ומדעי המחשב
- מתכנתים המעוניינים להרחיב את הידע בתחום החומרה
- לכל מי שמתעניין בעולם ה-FPGA וה-ASIC.
תנאי קבלה
- ידע בסיסי באלקטרוניקה דיגיטלית.
- הכרות עם תכנות בשפה כלשהי (ניסיון בשפות תיאור חומרה כמו Verilog יתקבל בברכה אך אינו חובה).